

Procesamiento Digital de Señales

Práctico 5 *Electrónica Digital*

Cada ejercicio comienza con un símbolo el cual indica su dificultad de acuerdo a la siguiente escala: básico, medio, avanzado, y difícil.

El objetivo de este práctico es estudiar, desde el punto de vista práctico, la forma de implementar filtros en tiempo discreto utilizando electrónica digital. Para el diseño digital se utilizará la herramienta Quartus II.

Ejercicio 1 (Familiarización con el entorno de desarrollo)

El objetivo de este ejercicio es familiarizarse con la herramienta que se utilizará para resolver el resto de los ejercicios propuestos.

(a) Tutorial de desarrollo

Lea y siga los pasos propuestos en la letra del tutorial.

(b) Práctica 1.a - Diseño Lógico 2017

En esta parte se comprenderá el funcionamiento de los displays de 7 segmentos de la placa, y se realizará un proyecto simple utilizando el conversor 7449 (conversor BCD a 7 segmentos activo por nivel bajo) disponible en la biblioteca del Quartus II.

Se pide:

Estudiar el funcionamiento de los displays de 7 segmentos [1] y del conversor 7449.

Generar un proyecto en el Quartus II con el circuito indicado en la figura 1.

Simular el funcionamiento utilizando el simulador de Quartus II.

Para realizar pruebas en la placa, conectar SW[3..0] a los switches del 3 al 0 y H1 al switch 9, y la salida Disp[6..0] al display 0. Programar la placa y verificar el funcionamiento del circuito.




Figure 1: Conversor BCD a display 7 segmentos

Notas: No se utilizará el punto decimal del display. Notar que los leds del display son activos por nivel bajo (un “0” los enciende).

Referencia: [1] Página 25 y 26 de DE0.User.Manual.v1.1.pdf

Ejercicio 2 (Sumador de 1 Bit)

- (a) Half Adder - Implementar el sumador Half Adder visto en clase y realizar las simulaciones de todos los casos posibles.
- (b) Full Adder - Implementar el sumador Full Adder visto en clase y realizar las simulaciones de todos los casos posibles.

Ejercicio 3 (Sumador de 8 bits)

- (a) Diseñar un sumador de 8 bits (con carry de entrada) utilizando compuertas Full Adder diseñadas en el ejercicio anterior. Realizar las simulaciones del circuito agregando un ejemplo de cada uno de estos casos:

A + B con $Cy = 0$ y sin ocurrencia de overflow

A + B con $Cy = 1$ y sin ocurrencia de overflow

C + D con $Cy = 0$ y con ocurrencia de overflow

C + D con $Cy = 1$ y con ocurrencia de overflow

Ejercicio 4 (Media Móvil)

- (a) Implemente una Media Móvil de largo 4.
- (b) Probar el circuito diseñado simulando una entrada escalón.

Ejercicio 5 (Sistema de control de ascensor)

- (a) Escriba de diagrama de estados del ascensor visto en clase, donde:

Entrada (e): Último botón pulsado.

Salida (s): Indica si el piso en el que se encuentra el ascensor coincide con el botón pulsado.

- (b) Realice el circuito correspondiente al diagrama de la parte anterior, de forma mínima codificando la entrada según su valor binario. ¿Cuántos bits son necesarios para codificar la entrada y los estados?
- (c) Crear un bloque para el circuito realizado e integrarlo con el circuito de prueba que aparece en la figura 2.

Anexo a este práctico se entrega un .rar con los archivos necesarios para que puedan realizar la práctica.




Figure 2: Circuito de prueba - Ascensor