Como se podria encarar esa parte del ejercico , a que se refiere con una exitacion del tipo Acos(wt + &) .
Saludos .
Matias,
La idea es reflexionar un poco en que condiciones vale la parte 3a. Por ejemplo, en régimen de continua el capacitor se va a ir cargando hasta llegar al voltaje de la fuente. En ese proceso la corriente va a ir disminuyendo como una exponencial decreciente. Eso está en la presentación de la primera clase. En el limite la corriente va a ser 0, y es por eso que decimos que en el régimen el capacitor se comporta como un circuito abierto.
En el caso de que la la fuente sea sinusoidal (a eso nos referimos con excitación), del tipo la corriente por también va a ser sinusoidal (está también en la presentación), por lo que no es válido afirmar que el capacitor se comporta como un circuito abierto en régimen sinusoidal.
Ahora, si pensamos en fasores y consideramos la impedancia del capacitor vemos que su módulo aumenta a medida que disminuye la frecuencia. Por lo tanto la corriente
disminuye a medida que bajamos la frecuencia.
Podemos pensar que el régimen de continua corresponde con el régimen sinusoidal cuando pasamos al limite , y que esto coincide con lo que habíamos observado anteriormente.
Saludos!